# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-153761

(43)Date of publication of application: 09.06.1998

)Int.CI. G02F 1/133 G09G 3/36 H0AN 5/66

H04N 5/66

)Application number : 09-330196

(71)Applicant : SONY CORP

!)Date of filing:

01.12.1997


(72)Inventor: MAEKAWA TOSHIICHI

## I) LIQUID CRYSTAL DISPLAY DEVICE

#### ')Abstract:

OBLEM TO BE SOLVED: To reduce the changed of signal Ith, to reduce the load applied to a switching element, and to event deterioration in picture quality of a displayed image, by scharging the potential of a signal line to its intermediate cential at every inversion of video signal.

LUTION: Respective switching elements MR1-MRm are vided on lower end parts of lines L1-Lm in the vertical ection, and the control terminals of the elements MR1-MRm connected to a reset terminal 5 supplied with a horizontal nking pulse HBLK. When a video signal is supplied to an input minal 1, and the switching elements MR1-Mm are turned on drive pulse signals ϕH1-ϕHm, the pulse HBLK is plied to the reset terminal 5, and the switching elements 1-MRm are turned on. Thus, the potential of the lines LR1-are precharged to a target voltage in the period of the pulse LK, and further, are changed from this target voltage to the ential of the video signal in the period of the drive pulse hals ϕH1-ϕHm.



#### **IAL STATUS**

tent number]

te of request for examination]

01.12.1997

te of sending the examiner's decision of

29.06.1999

ction

nd of final disposal of application other than the miner's decision of rejection or application verted registration]

te of final disposal for application]

3131411

te of registration 17.11.2000

mber of appeal against examiner's decision of 11-12513

ction

•

te of requesting appeal against examiner's

29.07.1999

ision of rejection]

te of extinction of right]

# THIS PAGE BLANK (USPTO)

# (12) 公開特許公報(A)

# (11)特許出顧公開番号

# 特開平10-153761

(43)公開日 平成10年(1998)6月9日

(51) Int.Cl.*		識別記号	FΙ		
G02F	1/133	5 5 0	G02F	1/133	550
G09G	3/36		G09G	3/36	
H04N	5/66	102	H04N	5/66	102B

# 審査請求 有 請求項の数1 OL (全 5 頁)


(21)出願番号	<b>特願平9-330196</b>	(71)出顧人	000002185		
(62)分割の表示	特膜平1-24512の分割		ソニー株式会社		
(22)出顧日	平成1年(1989)2月2日		東京都品川区北品川6丁目7番35号		
		(72)発明者	前川 敏一		
			東京都品川区北岛川6丁目7番35号	ソニ	
			一株式会社内		
		(7A) (P-196 ).	<b>五福士 松陽 绿成</b>		

## (54) 【発明の名称】 液晶ディスプレイ装置

## (57)【要約】

【課題】 小さい素子サイズでも表示画質の劣化を防止できるようにする。

【解決手段】 入力端子1からの映像信号がスイッチング素子M1~Mmを通じて垂直(Y軸)方向のラインし、~Lmに供給され、シフトレジスタ2からの順次走査される駆動パルス信号の1m~のmmがスイッチング素子M1~Mmmの各制御端子に供給される。さらにラインし、~Lmにそれぞれスイッチング素子M11~Mmmの一端が接続され、シフトレジスタ4からの順次走査される駆動パルス信号の1~ので、が水平(X軸)方向のゲート線G1~Gmを通じてスイッチング素子M11~MmmのX軸方向の各列ごとの制御端子にぞれぞれ供給される。さらに垂直方向のラインし、~Lmの下端部がそれぞれスイッチング素子Mm1~Mmmを介してターゲット端子3が接続される。そしてこれらの素子Mm1~Mmmの各制御端子が水平ブラッキングパルスHmmmの供給されるリセット端子5に接続される。



【特許請求の範囲】

【請求項1】 垂直方向に平行に配設された複数の第1 の信号線と、

水平方向に平行に配設された複数の第2の信号線と、 これら第1および第2の信号線の各交点にそれぞれ選択 素子を介して設けられた液晶セルと、

上記第2の信号線を順次走査して1行分の画素を選択す る第1のシフトレジスタと、

画像信号をサンプリングするパルスを生成する第2のシ フトレジスタと、

上記第1のシフトレジスタによって選択された1行分の 画索に上記画像信号を顧次書き込むように上記第1の信 号線の一端に接続された第1のスイッチング素子とを有 する液晶ディスプレイ装置において、

上記第1の信号線に供給される画像信号の極性を所定期 間でとに反転する手段を設けると共に、

との反転された画像信号と同一極性であって順次供給さ れる画像信号の変化量を小さくするような電位を上記第 1の信号線に供給するための第2のスイッチング素子を 上記第1の信号線の他端に接続することを特徴とする液 20 スタ4からは同図のDに示すように1水平期間ごとに駆 晶ディスプレイ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば液晶表示素 子をX-Yマトリクス状に配置して画像の表示を行う液 晶ディスプレイ装置に関するものである。

[0002]

【従来の技術】例えば液晶を用いてテレビ画像を表示す ることが提案(特開昭59-220793号公報等参 照) されている。

【0003】すなわち図3において、入力端子1には例 えばテレビジョンの映像信号が供給される。との入力端 子1からの映像信号がそれぞれ例えばNチャンネルFE Tからなるスイッチング素子M,、M,・・・M。を通 じて垂直(Y軸)方向のラインし、、L、・・・L。に 供給される。なおmは水平(X軸)方向の画素数に相当 する数である。

【0004】さらにm段のシフトレジスタ2が設けら れ、このシフトレジスタ2に水平周波数のm倍のクロッ ク信号Φ111、Φ211が供給される。そしてこのクロック信 40 号Φιι、Φιικよって順次走査される駆動パルス信号Φ 11、 φ21・・・φ10が、シフトレジスタ2の各出力端子 からスイッチング素子M, ~M。の各制御端子に供給さ れる。なおシフトレジスタ2には低電位(Vss)と高電 位(V。。)が供給され、この2つの電位の駆動パルスが

【0005】また、各ラインし、~し。にそれぞれ例え ばNチャンネルFETからなるスイッチング案子M11、  $M_{12} \cdot \cdots \cdot M_{n1}, M_{12}, M_{22} \cdot \cdots \cdot M_{n2}, \cdots \cdot M_{1n}$ 

線数に相当する数である。とのスイッチング素子M.、~ M. の他端がそれぞれ液晶セルC、、、C、、・・・C。 を 通じてターゲット端子3に接続される。

【0006】さらにn段のシフトレジスタ4が設けら れ、このシフトレジスタ4に水平周波数のクロック信号 Φ,ν、Φ,νが供給される。 そしてこのクロック信号 Φιν、Φινκよって順次走査される駆動パルス信号 Φν1、Φν2・・・Φν,が、シフトレジスタ4の各出力端 子から水平(X軸)方向のゲート線G、、G、・・・G 10 。を通じてスイッチング素子M,1~M。のX軸方向の各 列  $(M_{11} \sim M_{1m})$ 、 $(M_{21} \sim M_{2m}) \cdot \cdot \cdot (M_{n1} \sim M_{nm})$ M.。) Cとの制御端子にそれぞれ供給される。なお、シ フトレジスタ4にもシフトレジスタ2と同様に電圧V... とV。。が供給される。

【0007】すなわちこの回路において、シフトレジス タ2、4には例えば図4のA、Bに示すようなクロック 信号 $\Phi_{1H}$ 、 $\Phi_{2H}$ 、 $\Phi_{1V}$ 、 $\Phi_{2V}$ が供給される。そしてシフ トレジスタ2からは同図のCに示すように各画素期間と とに駆動パルス信号の

、シフトレジ 動パルス信号のい〜のいが出力される。さらに入力端子 1には同図のEに示すような信号が供給される。

【0008】そして例えば駆動パルス信号のい、のいが 出力されているときに、スイッチング素子M、とM、、~  $M_{1}$ がオンされ、入力端子  $1 \rightarrow M_{1} \rightarrow L_{1} \rightarrow M_{11} \rightarrow C_{11}$ →ターゲット端子3の電流路が形成される。 これによっ て入力端子1に供給された信号とターゲット端子3との 電位差が、液晶セルCiiに供給される。

【0009】このためこの液晶セルC,1の容量分に、1 30 番目の画素の信号による電位差に相当する電荷がサンプ ルホールドされる。そしてこの電荷量に対応して液晶の 光透過率が変化される。これと同様のことがセルC、、~ C.。について順次行われ、さらに次のフィールドの信号 が供給された時点で各セルC、、、、C。。の電荷量が書き換 えられる。

【0010】とのようにして、映像信号の各画素に対応 して液晶セルC、、~C。の光透過率が変化され、これが 順次繰り返されてテレビ画像の表示が行われる。

[0011]

【発明が解決しようとする課題】ところで液晶で表示を 行う場合には、一般にその信頼性、寿命を長くするため 交流駆動が用いられる。例えばテレビジョン画像の表示 においては、1フィールドまたは1フレームごとに映像 信号を反転させた信号を入力端子1に供給する。また液 **晶ディスプレイ装置においては表示の垂直方向のシュー** ディング等を防止する目的で信号を1水平期間ごとに反 転することが行われている。

【0012】とのため上述の装置において、入力端子1 には、例えば図4のEに示すように1水平期間ごとに反  $M_{10} \cdot \cdot \cdot M_{n0}$ の一端が接続される。なおnは水平走査 50 転されると共k1フィールドまたは1フレームどとk反 転された信号が供給されている。

【0013】ところが上述の装置において、上述のよう に1水平期間ごとの極性反転が行われていると、例えば 表示画像が全白(または全黒)の場合に、入力端子1に 供給される映像信号は例えば図5のAに示すようにター ゲット電圧に対して白(または黒)のレベルVpが1水 平期間ごとに極性反転されたものになっている。

【0014】これに対して同図のBに示すような駆動バ ルス信号φ<sub>11</sub> ~ φ<sub>11</sub> でスイッチング素子M<sub>1</sub> ~ M<sub>2</sub> がオ ンされると、各ラインL, ~L。の電位は同図のCに示 10 すように変化されることになり、すなわち各ラインし、 ~L』の電位は駆動バルス信号の"1~の"の1パルス期 間に2Vp変化されることになる。

【0015】そしてこの場合に、パルス信号のい~のい。 の1パルス期間は、1水平期間の有効画面期間を1/m にした極めて短い時間であり、このような短い期間に2 Vpの電圧変化を行うためにはスイッチング素子M、~ M. のオン抵抗が低くなければならず、各素子のサイズ を大きくする必要があった。

【0016】しかしながらこのような素子のサイズを大 20 きくすることは、素子をオンチップ化する場合にチップ 面積が増大するだけでなく、関連する水平走査回路(シ フトレジスタ2) 等の設計上の制約も厳しくするもので ある。

【0017】またスイッチング素子M、~M。のサイズ を不充分なものとした場合には、各ラインし、~し、の 信号電位が充分に立ち上がらず、液晶セルの電荷量の書 き換えが不充分になって、表示画像のコントラストが低 下されるなど、画質が極めて劣化されてしまう問題点が

【0018】との出願はこのような点に鑑みて成された ものであって、解決しようとする問題点は、従来の装置 では素子のオン抵抗を低くしなければならず、素子のサ イズを大きくするために設計上の制約が厳しくなった り、また素子のサイズが不充分な場合には表示画像のコ ントラストが低下されるなど画質が極めて劣化されてし まうというものである。

#### [0019]

【課題を解決するための手段】このため本発明において は、信号線の電位を映像信号の反転ごとにその中間電位 40 にプリチャージするようにしたものであって、これによ れば、信号の変化される幅が小さくされ、スイッチング 素子にかかる負担が小さくされて、小さい素子サイズで も表示画像の画質の劣化を防止することができる。

### [0020]

【発明の実施の形態】すなわち本発明においては、垂直 方向に平行に配設された複数の第1の信号線と、水平方 向に平行に配設された複数の第2の信号線と、これら第 1 および第2の信号線の各交点にそれぞれ選択素子を介 して設けられた液晶セルと、第2の信号線を順次走査し 50 グ案子にかかる負担が小さくされて、小さい素子サイズ

て1行分の画案を選択する第1のシフトレジスタと、画 像信号をサンプリングするパルスを生成する第2のシフ トレジスタと、第1のシフトレジスタによって選択され た1行分の画素に画像信号を順次書き込むように第1の 信号線の一端に接続された第1のスイッチング素子とを 有する液晶ディスプレイ装置において、第1の信号線に 供給される画像信号の極性を所定期間ととに反転する手 段を設けると共に、この反転された画像信号と同一極性 であって順次供給される画像信号の変化量を小さくする ような電位を第1の信号線に供給するための第2のスイ ッチング素子を第1の信号線の他端に接続してなるもの

## [0021]

(3)

【実施例】以下、図面を参照して本発明を説明するに、 図1は本発明を適用した液晶ディスプレイ装置の一例の 構成を示すブロック図である。

【0022】図1は、図3と同様の単一の液晶ディスプ レイ装置の構成を示し、との図1において、上述の垂直 (Y軸) 方向のラインし、~L。の下端部にそれぞれス イッチング素子Max、Max・・・Maaが設けられる。そ してこれらの素子Mgi~Mg a を介してターゲット端子 3が接続されると共に、これらの素子MR L~MALの各 制御端子が水平ブラッキングパルスHelk の供給される リセット端子5に接続される。その他の構成は図3の装 置と同様にされる。

【0023】そしてこの装置において、例えば図2のA に示すような全白(または全黒)の映像信号が入力端子 1に供給され、同図のBに示すような駆動パルス信号の n1~φnmでスイッチング素子M、~M。がオンされた場 30 合に、リセット端子5には同図のCに示すような水平ブ ランキングパルスH。」、が供給され、これによってスイ ッチング素子M.,~M.,がオンされる。

【0024】とのため各ラインし、~し。の電位は、各 水平ブランキングバルスHolk の期間にターゲット電圧 にプリチャージされ、さらに駆動パルス信号の112~の11 の期間にこのターゲット電圧から映像信号の電位に変化 される。

【0025】従ってとの装置において、パルス信号の。 ~φ<sub>11</sub>の1パルス期間に変化される信号は最大Vpとな り、従来の装置の1/2にすることができる。このため 小さい素子のサイズでも液晶セルの電荷量の書き換えを 充分に行うことができ、表示画像のコントラストの低下 等による画質の劣化を防止することができる。さらに素 子サイズの増大によるチップ面積の増加や、設計上の制 約が生じることもないものである。

【0026】とうしてとの装置によれば、信号線の電位 を映像信号の反転ととにその中間電位にプリチャージす ることによって、信号の変化される幅が小さくされ、ス イッチング素子にかかる負担が小さくされ、スイッチン でも表示画像の画質の劣化が防止することができるもの である。

【0027】なお上述の装置においてスイッチング素子は図示のようなNMOS信号に限らずPMOSあるいはCMOS素子でもよい。またリセット端子5に供給される信号も水平ブランキングバルスに限らず映像信号の非有効期間の信号であればいずれでもよい。さらにブリチャージを行う電圧はターゲット電圧に限らず、映像信号の任意の中間電位を用いることができる。

#### [0028]

【発明の効果】従って請求項1の発明によれば、信号線の電位を映像信号の反転ごとにその中間電位にブリチャージすることによって、信号の変化される幅が小さくされ、スイッチング素子にかかる負担が小さくされて、小さい素子サイズでも表示画像の画質の劣化を防止することができるものである。

【0029】とれによって、従来の装置では素子のオン 抵抗が低くなければならず、素子のサイズを大きくする\* \* ために設計上の制約が厳しくなったり、また素子のサイズが不充分な場合には表示画像のコントラストが低下されるなど画質が極めて劣化されてしまうなどの問題点があったものを、本願の発明においてこれらの問題点を容易に解消することができるものである。

#### 【図面の簡単な説明】


【図1】本発明の適用される液晶ディスプレイ装置の一 例の構成図である。

- 【図2】その動作の説明のための図である。
- 10 【図3】従来の液晶ディスプレイ装置の構成図である。
  - 【図4】その説明のための図である。
  - 【図5】その説明のための図である。


#### 【符号の説明】

L<sub>1</sub> ~ L<sub>a</sub> …垂直信号線、G<sub>1</sub> ~ G<sub>a</sub> はゲート線、M<sub>1</sub> ~ M<sub>a</sub> , M<sub>41</sub> ~ M<sub>41</sub> ~ M<sub>11</sub> ~ M<sub>n</sub> はスイッチング素子、C<sub>11</sub> ~ C<sub>na</sub> …液晶セル、1 …入力端子、2 . 4 …シフトレジスタ、3 ターゲット端子、5 …リセット端子







【図2】



[図3]




[図5]



波形图

【図4】



9144-1

THIS PAGE BLANK (USPTO)